~ruther/verilog-riscv-semestral-project

verilog-riscv-semestral-project/src d---------
79c7be5c — Rutherther chore: remove unnecessary executable flags 1 year, 3 months ago
..
-rw-r--r--
alu.sv
1.0 KiB
-rw-r--r--
control_unit.sv
3.3 KiB
-rw-r--r--
cpu.sv
3.5 KiB
-rw-r--r--
cpu_singlecycle.sv
4.2 KiB
-rw-r--r--
cpu_types.sv
1.8 KiB
-rw-r--r--
file_program_memory.sv
319 bytes
-rw-r--r--
forwarder.sv
1.2 KiB
-rw-r--r--
instruction_decoder.sv
7.1 KiB
-rw-r--r--
program_counter.sv
383 bytes
-rw-r--r--
ram.sv
1.1 KiB
-rw-r--r--
register_file.sv
828 bytes
d---------
stages/
Do not follow this link